Loading...
Khóa học

Thiết kế RTL

6.990.000₫
Tháng 1203
Thiết kế RTL

Mã khóa học: VS-RTL

Thời lượng: 20 buổi

Thứ 3, Thứ 5: 07:00 PM - 08:45 PM

Giảng viên: Tạ Xuân Tùng, Nguyễn Nam Phương

Đối tượng

Sinh viên năm 4, 5 ngành Điện, Điện tử, Công nghệ Thông tin, … đã nắm vững kiến thức Điện Tử Số, Kiến Trúc Máy Tính, VLSI.

Các bạn có định hướng Thiết kế Vi mạch Số - Soft IP, đã hoàn thành khóa Điện Tử Số VS-DL.

Mục tiêu khóa học

Trang bị kiến thức về quy trình thiết kế Soft IP.

Sử dụng ngôn ngữ SystemVerilog để thiết kế RTL.

Thiết kế các Soft IP đơn giản.

Phân tích kết quả thiết kế.

Nội dung kiến thức chi tiết

Quy trình Thiết kế Soft IP

Cách viết Specification

Ngôn ngữ mô tả phần cứng SystemVerilog:

⬥ Mô hình hóa

⬥ Phân loại tín hiệu

⬥ Mảng

⬥ Khối thủ tục

⬥ Các phép toán

⬥ Case

Thiết kế FSM (Finite State Machine)

Cơ bản về STA (Static Timing Analysis)

Tham gia ngay
Học viên

Phản hồi của học viên!