Loading...
Khóa học

Kiểm thử cơ bản

5.590.000₫
Comingsoon
Kiểm thử cơ bản

Mã khóa học: VS-DV

Thời lượng: 16 buổi

Coming soon

Giảng viên: Phạm Ngọc Lâm

Đối tượng

Sinh viên năm 4, 5 ngành Điện, Điện tử, Công nghệ Thông tin, ... đã nắm vững kiến thức Điện Tử Số, Kiến Trúc Máy Tính, VLSI, Ngôn ngữ mô tả phần cứng Verilog/SystemVerilog

Các bạn có định hướng Thiết kế Vi mạch Số - Soft IP, đã hoàn thành khóa Thiết kế RTL VS-RTL hoặc đã học các học phần tương đương ở trường Đại học

Mục tiêu khóa học

Trang bị kiến thức về cơ bản về Kiểm thử, xây dựng Testbech, lập kế hoạch Kiểm thử

Sử dụng ngôn ngữ mô tả phần cứng SystemVerilog để triển khai môi trường kiểm thử

Nội dung kiến thức chi tiết

Flow, Testbench, Verification Plan

SystemVerilog for Verification:

⬥ Data Type

⬥ Control Flow

⬥ Process, Communication

⬥ Interface

OOPs

Randomization, Constraints

Coverage

Assertion

Misc Construct

Tham gia ngay
Học viên

Phản hồi của học viên!