Mã khóa học: VS-SCA
Thời lượng: 20 buổi
Coming soon
Giảng viên: Trần Văn Tài, Phan Minh Nghĩa
Sinh viên năm 4, 5 ngành Điện, Điện tử, Công nghệ Thông tin, ... đã nắm vững kiến thức Điện Tử Số, Kiến Trúc Máy Tính, VLSI
Các bạn có định hướng Thiết kế Vi mạch Số - Hard IP
Đã được học qua khóa thiết kế Standard Cell (VS-SC) hoặc các học phần tương đương tại trường Đại học
Thiết kế mạch Schematic
Thiết kế Layout Standard Cell, nắm được quy trình Physical Design
Characterization & Release
Phân tích, kiểm tra, đánh giá kết quả thiết kế
Kiến thức về CMOS nâng cao
Quy trình thiết kế Schemactic
⬥ Timing delay
⬥ Power
⬥ Setup, hold time
⬥ Fanout, Load dependency
⬥ Noise
⬥ Thiết kế các mạch phức tạp (flip-flop, mux, decoder,…)
Quy trình Thiết kế Layout Standard Cell
⬥ Layout mức cell + Layout mức top
⬥ Optimize
⬥ Verification (DRC, LVS, QA)
⬥ Timing Simulation
Characterization & Release
⬥ RC Extraction
⬥ Simulation: Phân tích, đo đạc thông số hiệu suất của cell
⬥ Tạo .lib và phát hành thư viện
Physical Design
⬥ Design Planing
⬥ Place and Routing
HUST Student
Giảng viên nhiệt tình và có chuyên môn cao. Các bài thực hành rất thực tế và phù hợp với học viên. Sau khóa học, tôi đã có thể tự tổng hợp được verilog để chạy routing verify thư viện STDCELL
HUST Student
Khóa học dễ học cho người mới,có nhiều bài tập thực hành. Tôi thu được khá nhiều kiến thức hay và bổ ích có thể áp dụng vào trong công việc thực tế như fix timing power function.
HUST Student
Em cảm thấy khóa học Thiết kế Standard Cell rất hữu ích vì nội dung bài giảng phục vụ nhiều cho công việc của em. Em đã biết cách optimize, share mos hợp lí khi layout, cân nhắc các sự đánh đổi,...
Verification Engineer
Khóa học đã giúp ích khá nhiều cho công việc hiện tại của em, em đã có thể ứng dụng 1 số kiến thức như phân tích, tối ưu, tổng hợp mạch; kiểm tra timing tính toán setup, hold của 1 mạch và set false path của 1 mạch
RTL Engineer
Tôi rất hài lòng với khóa học! Bài giảng chi tiết, dễ hiểu và người giảng truyền đạt tốt. Tôi đã biết viết verilog model cho thiết kế và có khả năng viết RTL và kiểm tra function cho những design đơn giản